

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ РОССИЙСКОЙ
ФЕДЕРАЦИИ

федеральное государственное бюджетное образовательное учреждение
высшего образования

**«МОСКОВСКИЙ АВТОМОБИЛЬНО-ДОРОЖНЫЙ
ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ (МАДИ)»
ВОЛЖСКИЙ ФИЛИАЛ МАДИ**

УТВЕРЖДАЮ
Зав. кафедрой ИиТТП
Петрова А.В.

**МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ
ПО ДИСЦИПЛИНЕ
«ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА»**

Направление подготовки

09.03.01 «Информатика и вычислительная техника»

Направленность (профиль)

***Автоматизированные системы обработки информации и
управления в отраслях транспортно-дорожного комплекса***

Квалификация

Бакалавр

Кафедра: ИиТТП

Чебоксары

Лабораторная работа 1. Отладка алгоритмов выполнения вычислительных операций в программе проектирования и моделирования логических схем

Целью лабораторной работы является изучение принципов построения арифметическо-логических устройств (АЛУ). В процессе работы студенты разработают АЛУ для выполнения вычислительного алгоритма, построят логические схемы функционального устройства в системе, схемотехнического проектирования и путем моделирования проверят правильность своей разработки.

Порядок выполнения работы.

1. Получить вариант задания у преподавателя-
2. Построить логические схемы функциональных устройств в соответствии с заданным алгоритмом.
3. Подключить соответствующие источники входных сигналов и генератор импульсов.
4. Построить схемы на экране дисплея.
5. Провести моделирование функциональных устройств для конкретных значений 4-хразрядных операндов.

Содержание отчета.

1. Схемы АЛУ и УУ.
2. Временные диаграммы.
3. Для проверки выполнить арифметический пример с выбранными операндами.

Лабораторная работа 2. Разработка устройства управления

Целью лабораторной работы является изучение принципов построения устройств управления с жесткой структурой.

В процессе работы устройство управления (УУ) для выполнения вычислительного алгоритма, построят логические схемы функциональных устройств в системе, схемотехнического проектирования и путем моделирования проверят правильность своей разработки.

Основой для разработки УУ является схема АЛУ из лабораторной работы №1 с расставленными по схеме микрооперациями (МО) в соответствии с реализуемым алгоритмом.

Порядок выполнения работы.

1. Получить вариант задания у преподавателя-
2. Построить логические схемы функциональных устройств в соответствии с заданным алгоритмом.
3. Подключить соответствующие источники входных сигналов и генератор импульсов.
4. Построить схемы на экране дисплея.
5. Провести моделирование функциональных устройств для конкретных значений 4-хразрядных операндов.

Содержание отчета.

1. Схемы УУ.
2. Временные диаграммы управляющих сигналов (микроопераций).

Лабораторная работа 3. Изучение структуры программной модели МП, методов ввода и вывода данных в регистры МП и ОЗУ. Исследование работы МП в различных режимах при реализации линейной программы и с разветвлением..

Целью лабораторной работы является изучение архитектуры, системы команд и ассемблера МП КР580

Краткие сведения о форматах данных и системе команд МП КР 580

Представление данных

Данные и адреса ячеек ОЗУ вводятся в шестнадцатеричном коде. Формат данных (ячеек оперативной памяти) 1 байт.

Отрицательные исходные данные, участвующие в арифметических операциях, должны быть преобразованы в дополнительный код. Преобразование 16-ричных отрицательных чисел в дополнительный код производится согласно следующему алгоритму:

$$A_{16} = a_n, a_{n-1}, \dots, a_2, a_1, a_0;$$

$$[A_{16}]_d = (F - a_n)(F - a_{n-1}) \dots (F - a_1)(10_{16} - a_0)$$

Например:

$$A_{16} = -FF_{16} = -255_{10}$$

$$[A_{16}]_d = (F - F)(10_{16} - F) = 01_{16}$$

Преобразование дополнительного кода в прямой осуществляется по тому же алгоритму.

Система команд МП КР 580

Для команд используются 1-, 2- и 3-байтовые форматы, занимающие соответственно 1, 2 и 3 ячейки памяти.

1-байтовые команды - типа регистр - регистр (оба операнда хранятся в регистрах СОЗУ) - обращение к памяти, арифметические, логические операции, сдвиги, возврат, запись в стек, чтение из стека, разрешение и запрет прерывания.

2-байтовые команды – с непосредственными данными и команды ввода-вывода.

3- байтовые команды - переходов, обращения к подпрограммам, непосредственной загрузки и записи в память.

Формат адреса изображен на рис.1.

Разряды	16	15	14	13	12	11	10	9	8	7		3	2	1
Веса	15	14	13	12	11	10	9	8	7	6		2	1	0
	2	2	2	2	2	2	2	2	2	2		2	2	2
Байты	Б2										Б1			
Цифры	Ц4				Ц3				Ц2			Ц1		

Рис. 1. Формат адреса

Адреса ячеек ОЗУ записываются 4-разрядными 16-ричными кодами.

При описании системы команд микропроцессора КР580 (см.табл.1) приняты следующие обозначения:

А - регистр - аккумулятор;

FL - регистр флажков;

М - ячейка внешней памяти, адрес которой хранится в регистрах Н, L или указан в 3-байтовой команде;

Rr - регистр СОЗУ или аккумулятор, где r=SSS -двоичный код регистра СОЗУ.

Целью лабораторной работы является изучение архитектуры, системы команд и ассемблера МП КР580

Краткие сведения о форматах данных и системе команд МП КР 580

Представление данных

Данные и адреса ячеек ОЗУ вводятся в шестнадцатеричном коде. Формат данных (ячеек оперативной памяти) 1 байт.

Отрицательные исходные данные, участвующие в арифметических операциях, должны быть преобразованы в дополнительный код. Преобразование 16-ричных отрицательных чисел в дополнительный код производится согласно следующему алгоритму:

$$A_{16} = a_n, a_{n-1}, \dots, a_2, a_1, a_0;$$

$$[A_{16}]_д = (F - a_n)(F - a_{n-1}) \dots (F - a_1)(10_{16} - a_0)$$

Например:

$$A_{16} = -FF_{16} = -255_{10}$$

$$[A_{16}]_д = (F - F)(10_{16} - F) = 01_{16}$$

Преобразование дополнительного кода в прямой осуществляется по тому же алгоритму.

Система команд МП КР 580

Для команд используются 1-, 2- и 3-байтовые форматы, занимающие соответственно 1, 2 и 3 ячейки памяти.

1-байтовые команды - типа регистр - регистр (оба операнда хранятся в регистрах СОЗУ) - обращение к памяти, арифметические, логические операции, сдвиги, возврат, запись в стек, чтение из стека, разрешение и запрет прерывания.

2-байтовые команды – с непосредственными данными и команды ввода-вывода.

3- байтовые команды - переходов, обращения к подпрограммам, непосредственной загрузки и записи в память.

Формат адреса изображен на рис.1.

Разряды	16	15	14	13	12	11	10	9	8	7		3	2	1
Веса	15	14	13	12	11	10	9	8	7	6		2	1	0
	2	2	2	2	2	2	2	2	2	2		2	2	2

Байты	Б2		Б1		
Цифры	Ц4	Ц3	Ц2		Ц1

Рис. 1. Формат адреса

Адреса ячеек ОЗУ записываются 4-разрядными 16-ричными кодами.

При описании системы команд микропроцессора КР580 (см.табл.1) приняты следующие обозначения:

A - регистр - аккумулятор;

FL - регистр флажков;

M - ячейка внешней памяти, адрес которой хранится в регистрах H, L или указан в 3-байтовой команде;

Rr - регистр СОЗУ или аккумулятор, где r=SSS - двоичный код регистра СОЗУ.

Команды, оперирующие с аккумулятором

Сложение

Мнемоника	Код команды	Содержание
ADDR (1Б)	1000 0SSS	Содержимое аккумулятора сложить с содержимым регистра РГ номера SSS в СОЗУ. Результат в аккумуляторе. $A := (A) + (R)$
ADDM (1Б)	1000 0110	Содержимое аккумулятора сложить с содержимым ячейки M, адрес которой указан в RP(HL) $A := (A) + (M)$
ADCM (1Б)	1000 1110	То же с учетом переноса C. $A := (A) + (M) + C$
ADI (2Б)	1100 0110	Содержимое аккумулятора сложить с операндом B2 $A := (A) + B2$
ACI (2Б)	1100 1110	То же с учетом переноса $A := (A) + B2 + C$

Вычитание

Мнемоника	Код команды	Содержание
SUBR	1001 0SSS	$A := (A) - (R)$
SBBR (1Б)	1001 1SSS	$A := (A) - (R) - (C)$
SUBM (1Б)	1001 0110	$A := (A) - (M)$
SUI (2Б)	1101 0110	$A := (A) - B2$
SBI (2Б)	1101 1110	$A := (A) - B2 - C$

Команды пересылки

Мнемоника	Код команды	Содержание
MOV R2 (1Б)	01DDDSSS	Содержимое регистра R1 номера SSS в СОЗУ пересылается в регистр СОЗУ R2 номера DDD $R2 := (R1)$
MOV M (1Б)	0111 0SSS	Содержимое регистра R номера SSS в СОЗУ посылается в ячейку памяти M, адрес которой хранится в RP(H,L) $M := (R)$
MOV R (1Б)	01DDD110	Содержимое ячейки с адресом в RP(H,L) посылается в регистр R номера DDD в СОЗУ $R := (M)$
MVIR (2Б)	00DDD110	Непосредственный операнд B2 посылается в регистр R номера DDD в СОЗУ $R := B2$
MVIM (2Б)	0011 0110	Непосредственный операнд B2 посылается в ячейку M, адрес которой указан в регистровой паре RP(H,L)
LXIH (3Б)	0010 0001	Непосредственный операнд B3B2 посылается в регистровую пару RP(H,L) $HL := B3B2$

LXIB (3Б)	0000 0001	Непосредственный операнд V3B2 посылается в регистровую пару RP(B,C) BC =V3B2
LXID (3Б)	0001 0001	Непосредственный операнд V3B2 посылается в регистровую пару RP(DE) DE:=V3B2
STA (3Б)	0011 0010	Содержимое аккумулятора посылается в ячейку, адрес которой V3B2 указан в команде M:=(A)
LDA (3Б)	0011 1010	Содержимое ячейки M, адрес которой V3B2 указан в команде, посылается в аккумулятор A:=(M)
SHLD (3Б)	0010 0010	Запоминание регистровой пары RP(L, H) в ячейках памяти по адресу V3B2 в команде и по адресу V3B2+1 V3B2:=L; V3B2+1:=H
LHLD (3Б)	0010 1010	Загрузка регистровой пары RP(L, H) содержимым ячеек по адресу V3B2 в команде и по адресу V3B2+1 L:= (V3B2) H:=(V3B2+1)

Команды сдвигов

Мнемоника	Код команды	Содержание
RLC (1Б)	0000 0111	Циклический сдвиг влево
RRC (1Б)	0000 1111	Циклический сдвиг вправо

Команды переходов

Мнемоника	Код команды	Содержание
JMP (3Б)	1100 0011	Безусловный переход. Программному счетчику (счетчику команд) PC присваивается адресная часть команды PC:=V3B2

НСНЛ (3Б)	1110 1001	Загрузка программного счетчика. Счетчику команд РС присваивается содержимое регистровой пары PC:=V3B2
JS (3Б)	1101 1010	Переход по переносу. Если содержимое триггера переноса C равно 1, то PC:= V3B2. Если C=0, то PC:= PC+3
JNC (3Б)	1101 0010	Переход по отсутствию переноса. ЕСЛИ C =0, ТО PC:=V3B2 Если C=1, то PC:=PC+3
JZ (3Б)	1100 1010	Переход по нулю. Если содержимое триггера Z равно 1, то счетчику команд PC присваивается адресная часть команды. Если Z=1 , то PC:=V3B2 Если Z=0 , то PC:=PC+3
JNZ (3Б)	1100 0010	Переход по неравенству нулю Если Z=0 , то PC:=V3B2 . Если Z=1 , то PC:=PC+3
JM (3Б)	1111 1010	Переход по минусу. Если содержимое триггера S=1, то осуществляется переход по адресной части команды. Если S=1 , то PC:= V3B2 Если S=0 , то PC:= PC+3
JP (3Б)	1111 0010	Переход по плюсу. Если S=0 , то PC:=V3B2 Если S=1 , то PC:=PC+3

Другие команды

Мнемоника	Код команды	Содержание
IMPORT (2Б)	1101 1011 Адр. PГВх	A:=(PГВх)
OUTPORT (2Б)	1101 0011 Адр. PГВых	PГВых: = (A)
HLT	0111 0110	Останов

Кодирование регистров СОЗУ

Регистр	Двоичный код
B	000
C	001
D	010
E	011
H	100
L	101
A (аккумулятор)	111

Регистр флажков

Регистр флажков FL содержит 8 двоичных разрядов, используется для фиксации состояний АЛУ процессора. Он включает в себя, в том числе, 5 триггеров (флажков):

1. TZ - триггер нуля,
2. TC - триггер переноса,
3. TP - триггер четности,
4. TS - триггер знака,
5. TD - триггер дополнительного переноса, используемого при десятичной коррекции.

На рис.3 изображен формат регистра флажков (признаков)

7	6	5	4	3	2	1	0	Разряды
S	Z	O	AC	O	P	I	G	Обозначение признаков

Рис. 3. формат регистра флажков

Назначение признаков регистра следующее:

S (SIGN) - знак результата операции; S =1,если 7-й разряд равен 1;

Z (ZERO) - признак нуля; Z=1, если результат равен нулю;

AC - дополнительный перенос; AC=1, если перенос из 3-го разряда в 4-й равен 1 (используется при десятичной коррекции);

P (PARITY)- признак четности; P=1. если результат имеет четное число единиц;

C (CARRY)- признак переноса; C=1, если есть перенос из старшего разряда регистра результата, т. е. если результат больше 28-1.

В процессе выполнения лабораторных работ наряду с анализом результатов в регистрах СОЗУ, Аккумуляторе и ячейках оперативной памяти надо просматривать и фиксировать в отчете содержимое регистра FL.

Порядок выполнения работы

1. Изучить разделы настоящих методических указаний.
2. Получить у преподавателя задание на лабораторную работу.
3. Составить программу в системе команд МП К580.
4. Произвести ручное вычисление результата.
5. Преобразовать команды, исходные данные и результат в 16-ричную систему счисления.
6. Ввести программу и исходные данные, проверить правильность ввода.
7. Выполнить программу в режиме по шагам команд.
8. Выполняя пошаговые режимы, записывать содержимое изменяющихся регистров РОН, регистра FL.

Соответствующий формат с примером представлен в табл. 2.

Таблица 2.

№ шага программы	Содержимое регистров			Значения признаков				
	PC	A.B.C.DE.H.L	FL	S	Z	D	P	C
7	081A	A = BD B = 6F	94	1	0	1	1	0

Пояснения к заданию №1

Заданием предусмотрено написание программы для следующего выражения

$$W = X \pm Y \pm Z$$

где X, Y, Z - операнды, находящиеся в регистрах РОН.

Далее результат W записывается в ячейку M ОЗУ по адресу, находящемуся в РОН, после чего вычисляется

$$V = W \pm (M)$$

где (M) - содержимое ячейки M. Варианты заданий определяются знаками операндов SX,SY,SZ и операциями 01,02,03 (сложение или вычитание). С учетом введенных обозначений реализуемые алгоритмы примут вид:

$$W = SXX \ 01 \ SY \ 02 \ SZ \ Z$$

$$M := W$$

$$V := W \ 03 \ (M)$$

В табл. 3 приведены варианты заданий. Конкретные значения операндов X,Y,Z и адрес ячейки M выдаются студентам перед выполнением лабораторной работы. В последних двух графах таблицы указаны наименования РОН для операндов Y, Z.

Таблица 3.

№ варианта	SX	SY	SZ	01	02	03	Используемые РОН	
1	+	+	-	+	+	+ (-)	B	C
2	+	-	+	+	+	+ (-)	D	E
3	+	-	-	+	+	+ (-)	B	E
4	-	+	+	+	+	+ (-)	C	D
5	-	+	-	+	+	+ (-)	B	D
6	-	-	+	+	+	+ (-)	C	B
7	-	-	-	+	+	+ (-)	E	D
8	+	+	-	+	-	+ (-)	C	B
9	+	-	+	+	-	+ (-)	D	C
10	+	-	-	+	-	+ (-)	E	B
11	-	+	+	+	-	+ (-)	E	C
12	-	+	-	+	-	+ (-)	D	B
13	-	-	+	+	-	+ (-)	D	E
14	-	-	-	+	-	+ (-)	B	E
15	+	+	-	-	+	+ (-)	C	E
16	+	-	+	-	+	+ (-)	C	D
17	+	-	-	-	+	+ (-)	B	D
18	-	+	+	-	+	+ (-)	B	C
19	-	+	-	-	+	+ (-)	E	D
20	-	-	+	-	+	+ (-)	C	D
21	-	-	-	-	+	+ (-)	B	E
22	+	+	-	-	-	+ (-)	B	D
23	+	-	+	-	-	+ (-)	D	E
24	+	-	-	-	-	+ (-)	E	B
25	-	+	+	-	-	+ (-)	D	C

Пояснения к задани №2

В основу исследований положены алгоритмы, для реализации которых требуется использование более широкого набора команд, представленных в 1-, 2- и 3-байтовых форматах.

Рассмотрим пример. Пусть требуется вычислить:

$$Z = \begin{cases} X1, \text{ если } X1 < X2 \\ X2, \text{ если } X1 \geq X2 \end{cases}$$

$$W = X1 - X2 - Z$$

Задаваемые значения переменных X1, X2 размещаются в регистрах СОЗУ. Например, X1 - в РГВ; X2 - в РГС.

Используемые ячейки оперативной памяти: M1 с адресом B3B2=0825 и M2 с адресом B3B2=0828 3-байтовой команды.

Программа решения задачи в кодах микропроцессора приведена в табл. 5.

Варианты исходных данных:

Вар.1: $X1 = [-5]_д \rightarrow PGB$; $X2 = [-3]_д \rightarrow PGC$; $W = X2 = [-3]_д$

Вар.2: $X1 = 5 \rightarrow PGB$; $X2 = 3 \rightarrow PGC$; $W - X1 = 5$.

Задание

Реализуемые зависимости:

1. Вычислить $X1 = X \pm Y1$; $X2 = X \pm Y2$
2. Вычислить $Z = \begin{cases} X1 + Y1, & \text{если } X1 < X2 \\ X2 - X, & \text{если } X1 \geq X2 \end{cases}$
3. Вычислить $W = X \pm X2 + Z$
4. Результат записать в ячейку "M" оперативной памяти. Варианты заданий приведены в табл. 6. Значения операндов X, Y1, Y2 для вариантов заданий 26-50 в табл. 6 указаны в скобках.

Варианты заданий определяются кодами арифметических операций 01,02,03 кодами операций условных переходов, реализующих условия, вариантами значений исходных данных X, Y1, Y2 и используемыми регистрами для размещения исходных данных.

С учетом введенных обозначений реализуемые зависимости примут вид:

$X1 = X \ 01 \ Y1$; $X2 = X \ 02 \ Y2$;

$Z = \begin{cases} X1 + Y1, & \text{если } X1 < X2 \\ X2 - X, & \text{если } X1 \geq X2 \end{cases}$

$Q = Z + X1 \ 03 \ X2$; $M := W$.

Содержание отчета

1. Постановка задачи
2. Исходные данные
3. Результаты ручного (контрольного) счета
4. Блок-схема программы
5. Программа в кодах K580
6. Результаты счета в автоматическом и шаговом режимах.

Таблица 5

Команды	Мнемоника	Код операции	B3	B2	Содержание	Команда 16-ричная
0800	STA	00110010	08	25	M1:=(A)=0	320825
03	ADDB	10000000			A:=(A)+(B)=X1	80
04	SUBC	10010001			A:=(A)-(C)=X1-X2	91
05	JM	11111010	08	0F	A-Сохраняется	FA080F

08	LDA	00111010	08	25	$A := (M1) = 0$	3A0825
0C	JMP	11000011	08	13	Безусловный переход	C30813
0F	LDA	00111010	08	25	$A := (M1) = 0$	3A0825
0B	SUBC	10010001			$A := (A) - (C) = -X2 = -Z$	91
12	SUBB	10010000			$:= (A) - (B) = -X1 = -Z$	90
13	ADDB	10000000			$A := (A) + (B) = -Z = X1$	80
14	ADDC	10000001			$A := (A) + (C) =$ $= -Z + X2 = W$	81
15	STA	01110010	08	28	$M2 := (A) = W$	320828
18	HLT	01110110			Останов. (A)- сохраняется	76

Таблица 6

№ вар	Ар.опер.			Опер. Уп.		Значение операндов			Размещение данных						Ответ
	1	2	3	JM	JP	X(Y1)	Y1(Y2)	Y2(X)	B	C	D	E	адрес		
1	+	+	-	+		8	41	3	+	+	+		B3	B2	
2	+	-	+		+	10	42	24	+	+	+		H	L	
3	+	-	-	+		12	-43	8	+	+	+		B3	B2	
4	-	+	+		+	-14	44	15	+	+	+		H	L	
5	-	+	-	+		16	-45	-7	+	+	+		B3	B2	
6	-	-	+		+	-20	16	19	+	+	+		H	L	
7	-	-	-	+		-24	47	-28		+	+	+	B3	B2	
8	+	+	-		+	-26	-48	-13		+	+	+	H	L	
9	+	-	+	+		28	49	14		+	+	+	B3	B2	
10	+	-	-		+	30	80	-15		+	+	+	H	L	
11	-	+	+	+		44	78	16		+	+	+	B3	B2	
12	-	+	-		+	-48	36	17		+	+	+	H	L	
13	-	-	+	+		52	74	18		+	+	+	B3	B2	
14	-	-	-		+	56	72	19		+	+	+	H	L	
15	+	+	+	+		-60	70	-20	+		+	+	B3	B2	
16	+	+	-		+	-65	-21	-11	+		+	+	H	L	
17	+	-	+	+		70	22	31	+		+	+	B3	B2	
18	+		-		+	-75	23	-32	+		+	+	H	L	
19	-	+	-		+	-80	-24	33	+		+	+	B3	B2	
20	-	+	-		+	85	25	34	+		+	+	H	L	
21	-	-	+	+		17	93	-35	+		+	+	B3	B2	
22	-	-	-	+		18	54	36	+	+		+	H	L	
23	+	+	-		+	-19	95	-37	+	+		+	B3	B2	
24	+	+	+	+		-20	-16	-18	+	+		+	H	L	
25	-	-	+		+	31	97	-39	+	+		+	B3	B2	
26	+	-	+	+		-32	98	30	+	+		+	H	L	

Лабораторная работа 4. Разработка и отладка программа взаимодействия с портами ввода-вывода, циклической программы.

Цель работы №1: Исследование микропроцессора при реализации циклической программы

Постановка задачи и алгоритм вычислений

В основу исследования положен алгоритм, требующий циклических вычислений. Рассмотрим пример.

Пусть требуется вычислить, перенумеровать и разместить в ячейках памяти значение переменной X , изменяющейся в пределах

$$X_{min} < X < X_{max}$$

с шагом h_x .

Количество значений X :

$$N_x = \frac{X_{max} - X_{min}}{h_x} + 1$$

Переменная X вычисляется по формуле:

$$X = X + h_x$$

Определяемые значения переменной X нумеруются (индексируются) с помощью переменной i , вычисляемой по формуле:

$$i = i + 1$$

и размещаются в последовательных ячейках памяти. Начальное значение переменной X принимается равным X_{min} . Ему присваивается номер $i=0$.

Распределение регистров ячеек памяти и программа

Для размещения X в последовательных ячейках памяти организуется переадресация по формуле

$$B2 = B2 + i,$$

где $B2$ -младший байт адреса, хранимого в регистровой паре

$RP(HL)$, $B2$ -начальный адрес, хранимый в регистре

$E\ COZY(POH)$. В качестве исходных величин примем

$$X_{min} = 10; X_{max} = 100; h_x = 0.$$

В этом случае

$$N_x = \frac{100 - 10}{10} + 1 = 10$$

Значение начального адреса (байта В2) для размещения значений X примем В2=59.

Распределение регистров РОН и ячеек памяти ОЗУ при решении задачи показано в табл.7.

Программа вычислений приведена в табл.8.

Таблица 7.

Объект	Назначение	Хранение	
		Ячейка ОЗУ или регистр	Адрес
Программа	Вычисление X		с 8000
X_{min}	Исходная величина	M1	8050
X_{max}	Исходная величина	M2	8052
h_x	Исходная величина	B	
I	Исходная величина	C	
i	Накапливаемая переменная	M3	8054
X	Накапливаемая переменная	M4	8056
0	Константа	M5	8058
Значения X	Начальное значение	M6	8060
	Конечное значение	M7	8060+Nx-1
Накаплива адр.	Переменная	HL	8060-806+Nx -1
80	В3-исходная величина	H	
00	исходная величина	L	
59	В2-исходная величина	E	

Таблица 8

Адрес команды 8-ричный	Мнемоника	Команда			Содержание команды	Команда 16-ричная
		Код операции	B3	B2		
8000	STA	00110010	80	54	M3: = (A) = 0 (Для i)	328054
03	LDA	00111010	80	50	A:= (M1) = X _{min}	3A8050
06	ADDB	10000000			A:= (A) + (B) = X+h _x	80
07	STA	00110010	80	56	M4: = (A) = X	328056
10	SUBD	10010010			A:= (A) - (D) = X - X _{max}	92
11	JP	11110010	80	22	При A > 0 – переход к ком-депо адр.8054	F28022
14	LDA	00111010	80	54	A:= (M3) = 1	3A8054
17	ADDC	10000001			A:= (A) + (C) = i+1	81
18	STA	00110010	80	54	M3: = (A) = i+1	328054
1B	ADDE	10000001			A:= (A) + (E) = i+59	81
1C	MOVL	01101111			L:= (A) = i+59	6F
1D	MOVM ₁	00111010			Mi: = (A) = X	77
1E	JMP	11000011	80	06	Безусловный переход к ком.по адр. 8006	C38006
22	LDA	00111010	80	56	A:= (M4) = X	3A8056
25	HTL	01110110			Останов	76

Варианты заданий на выполнение лабораторной работы

Задача: вычислить, перенумеровать и разместить в последовательных ячейках памяти значения переменной

$$z = X \pm P \pm Q = X \ 01 \ P \ 02 \ Q$$

где P, Q - константы, берущиеся из табл. 9

аргумент равный разности $X = X_{max} - X_{min}$.

Величины X_{max}, X_{min} и шаг h_x выбираются студентами так, чтобы число точек переменной Z находилось в пределах

$$5 < N_z < 20$$

Варианты заданий перечислены в табл.9.

Таблица 9

Вариант	0 ₁	0 ₂	P	Q	Размещение в ОП		Сохраняются		
					Адрес возрастает	Адрес уменьшается	Все значения	Четные коды	Нечетные коды
1	+	+	-25	-36	+		+		
2	+	-	-15	+48		+		+	
3	-	+	+31	+42	+				+
4	-	-	-8	-13		+	+		
5	+	+	-18	+32	+			+	
6	+	-	+27	-11		+			+
7	-	+	-17	+25	+		+		
8	-	-	+42	+37		+		+	
9	+	+	-31	-11	+				+
10	+	-	-17	+25		+	+		
11	-	+	-14	-35	+			+	
12	-	-	+28	-17		+			+
13	+	+	-13	+18		+		+	
14	+	-	-21	-35	+		+		
15		+	+14	-15			+		
16	-	-	+25	+37		+		+	
17	+	+	-14	-17	+		+		
18	+	-	-15	+8		+			+
19	-	+	+5	-39	+			+	
20	-	-	+15	+16		+		+	
21	+	+	-13	-11	+				+
22	+	-	-17	+25		+		+	
23	-	-	+27	-19	+		+		

Содержание отчета

1. Постановка задачи
2. Исходные данные
3. Результаты ручного (контрольного) счета
4. Блок-схема программы
5. Программа в кодах K580
6. Результаты счета в автоматическом и шаговом режимах.

Цель работы №2: Исследование взаимодействия микропроцессора с регистрами ввода-вывода (портами ввода-вывода)

Постановка задачи

Разработать и отладить циклическую программу, выполняющую следующие действия:

1. Ввести данные с PгВх
2. Сдвинуть данные циклически влево или вправо
3. Записать результат в ячейку M i;
4. Выдать результат на PгВых
5. Повторить пп.2,3,4 "n" раз

Таблица 10

№ варианта	Подвариант	«n»	Направление сдвига
1	П.3	12 ₁₀	ПР.
2	П.6	10 ₁₀	ЛВ
3	П.3	11 ₁₀	ПР.
4	П.6	9 ₁₀	ЛВ
5	П.3	13 ₁₀	ПР.
6	П.6	14 ₁₀	ЛВ

Содержание отчета

1. Постановка задачи
2. Исходные данные
3. Результаты ручного (контрольного) счета
4. Блок-схема программы
5. Программа в кодах K580
6. Результаты счета в автоматическом и шаговом режимах.

Лабораторная работа 5. Разработка и отладка программы размещения массивов в оперативной памяти по флагам.

Список команд для МП 1816

Мнемоника	Код команды	Описание
ADD A, R0	68	$A = A + RX$
ADD A, R1	69	
ADD A, R2	6A	
ADD A, R3	6B	
ADD A, R4	6C	
ADD A, R5	6D	
ADD A, R6	6E	
ADD A, R7	6F	
ADD A, @R0	60	$A = A + M$
ADD A, @R1	61	Адрес M находится в RX
CPL A	37	Инверсия бита
CPL C	A7	
DEC A	07	$RX = RX - 1$
DEC R0	C8	
DEC R1	C9	
DEC R2	CA	
DEC R3	CB	
DEC R4	CC	
DEC R5	CD	
DEC R6	CE	
DEC R7	CF	
INC A	17	$RX = RX + 1$
INC R0	18	
INC R1	19	

INC R2	1A	
INC R3	1B	
INC R4	1C	
INC R5	1D	
INC R6	1E	
INC R7	1F	
INC @R0	10	M = M + 1 (адрес M в RX)
INC @R1	11	
JMP 0xxH	04	Безусловный переход
JMP 1xxH	24	
JMP 2xxH	44	
JMP 3xxH	64	
JMP 4xxH	84	
JMP 5xxH	A4	
JMP 6xxH	C4	
JMP 7xxH	F4	
JC	F6	Переход, если флаг переноса установлен
JNC	E6	Переход, если флаг переноса не установлен
JZ	C6	Переход, если флаг нуля установлен
JNZ	96	Переход, если флаг нуля не установлен
SEL RB0	C5	Выбор банка регистров RBX
SEL RB1	D5	
MOV A, R0	F8	A = RX
MOV A, R1	F9	
MOV A, R2	FA	
MOV A, R3	FB	

MOV A, R4	FC	
MOV A, R5	FD	
MOV A, R6	EF	
MOV A, R7	FF	
MOV A, @R0	F0	A = M (адрес M в RX)
MOV A, @R1	F1	
MOV R0, A	A8	RX = A
MOV R1, A	A9	
MOV R2, A	AA	
MOV R3, A	AB	
MOV R4, A	AC	
MOV R5, A	AD	
MOV R6, A	AE	
MOV R7, A	AF	
MOV @R0, A	A0	M = A(адрес M в RX)
MOV @R1, A	A1	
OUTL BUS, A	02	Вывод в PX
OUTL P1, A	39	
OUTL P2, A	3A	

Постановка задачи

1. Вычислить $Z_i = X_i 0_1 P 0_2 Q$
2. $X_{i+1} = X_i + \Delta X$; $X_{\text{нач}} = \text{№ варианта}$
3. $i = n \div 0$
4. $Z_i \geq 0 \rightarrow \text{РПД с адреса } MK$
5. $Z_i < 0 \rightarrow \text{РПД с адреса } ML$
6. Нарисовать схему алгоритма

Варианты заданий

Таблица 14

X_0 , № вар	ΔX	N	P	Q	0_1	0_2
1	3	10	25	-36	-	+

2	2	9	-15	48	-	-
3	4	8	31	42	+	-
4	3	7	-8	-13	-	+
5	2	6	-18	32	-	-
6	4	5	27	-11	+	-
7	3	10	-17	25	-	+
8	2	9	42	37	-	-
9	4	8	-17	25	+	-
10	3	7	-31	-11	-	+
11	2	6	14	-35	-	-
12	4	5	28	-4	+	-
13	3	10	-13	18	-	+
14	2	9	21	35	-	-
15	4	8	-15	14	+	-
16	3	7	25	37	-	+
17	2	6	14	-17	-	-
18	4	5	-15	8	+	-
19	3	10	5	-39	-	+
20	2	9	15	16	-	-
21	4	8	-13	-11	+	-
22	3	7	17	-25	-	+
23	2	6	27	-19	-	-

Содержание отчета

Таблица 15

Данные	Десятичный код	Н-код	Дополнительный Н-код	Размещение в РПД

Таблица 16

Адрес	Мнемоника	Н-код	Операция
0000	SEL RB0	C5	Перекл. RB0


Пример

Задание

№ варианта (X ₀)	Δx	Кол.цикл. "n"	P	Q	01	02
9	4	8	-17	25	+	-

1. Вычислить $Z_i = x_i + (-17) - 25$
2. $x_{i+1} = x_i + 4$;
3. $i = n \div 0$
4. $Z_i \geq 0 \rightarrow$ РПДсадреса MK
5. $Z_i < 0 \rightarrow$ РПД с адреса ML
6. Нарисовать схему алгоритма

Блок-схема алгоритма



Ручной счет

i	0	1	2	3	4	5	6	7
x	9	13	17	21	25	29	33	37
Z₁₀	-33	-29	-25	-21	-17	-13	-9	-5
Z_{16д}	DF	E3	E7	EB	EF	F3	F7	FB

Размещение данных

Данные	Десятичный код	Н-код	Дополнительный Н-код	Размещение в РПД
ML	42	2A	2A	R0
MK	54	36	36	R1
x	9	9	9	R2

Δx	4	4	4	R3
P	-17	-11	EF	R4
Q	25	19	19	R5
n	8	8	8	R6
Z				ML, МК

Программа

Адрес	Мнемоника	Дв. код	Н-код	Операция
0000	MOV R0, #2A	1011100000101010	B82A	R0 = 2A
0002	MOV R1, #36	1011100100110110	B936	R1 = 36
0004	MOV R2, #09	1011101000001001	BA09	R2 = 09
0006	MOV R3, #04	1011101100000100	BB04	R3 = 04
0007	MOV R4, #EF	1011110011101111	BCEF	R4 = EF
000A	MOV R5, #19	1011110100011001	BD19	R5 = 19
000C	MOV R6, #08	1011111000001000	BE08	R6 = 08
000E	MOV A, R6	11111110	FE	A = R6
000F	JZ 0024	1100011000100100	C624	Переход по нулю
0011	MOV A, R5	11111101	FD	A = R5
0012	CPL A	00110111	37	A = !A
0013	INC A	00010111	17	A = A + 1
0014	ADD A, R2	01101010	6A	A = A + R2
0015	ADD A, R4	01101100	6C	A = A + R4
0016	JNC 001C	1110011000011100	E61C	Переход по переносу
0018	MOV @R0, A	10100000	A0	ML = A
0019	INC R0	00011000	18	ML = ML + 1
001A	JMP 001E	0000010000011110	041E	Безусловный переход
001C	MOV @R1, A	10100001	A1	МК = A
001D	INC R1	00011001	19	МК = МК + 1
001E	MOV A, R2	11111010	FA	A = R2
001F	ADD A, R3	01101011	6B	A = A + R3
0020	MOV R2, A	10101010	AA	R2 = A
0021	DEC R6	11001110	CE	R6 = R6 - 1
0022	JMP 000E	0000010000001110	040E	Безусловный переход
0024	NOP	00000000	00	

```

graph TD
    000F --> 0024
    0016 --> 001C
    001A --> 001E
    0022 --> 000E

```

Список использованных источников

1. Александриди Т.М. Организация ЭВМ и систем : Учеб. пособие для вузов по специальности "Автоматизированные системы обработки информации и управл.(АС)" / Т.М. Александриди, Б.Н. Матюхин, Е.Н. Матюхина .— М. : МАДИ, 2010 .— 256 с. : ил., табл. — Посвящается 80-летию МАДИ .— Библиогр.: с. 254.
2. Технические средства автоматизированных систем обработки информации и управления : Учеб. пособие для вузов по направлению подготовки 230100 "Информатика и вычислит. техника", 230200 "Информац. системы" / А.Б.Николаев, А.М.Васьковский, А.В.Остроух, Н.Е.Суркова, О.Б.Рогова ; МАДИ .— М., 2010 .— 344 с. : ил. — Библиогр.: с.344.
3. Бернер Л.И. Автоматизированные системы диспетчерского управления непрерывными технологическими процессами : учеб. пособие : монография / МАДИ .— М. : Техполиграфцентр, 2014 .— 211 с. : ил., табл. — Библиогр.: с. 205-211. — ISBN 978-5-94385-096-7.
4. Александриди Т.М. Организация ЭВМ и систем : Учеб. пособие. Ч.4. Микропроцессорные устройства / Т.М. Александриди, И.С. Котович, Е.Н. Матюхина ; МАДИ (ГТУ) .— М., 2009 .— 67 с. : ил. — Библиогр.: с. 65.
5. Александриди Т.М. Модели и алгоритмы управления АСТПП с распределённой структурой / Т.М. Александриди, П.А. Смолин // Вестник Московского автомобильно-дорожного Государственного университета (МАДИ) : Научный журнал .— М., 2011 .— №2 .— С. 58-63.
6. Исаев Ю.Ю. Программное и аппаратное обеспечение для паспортизации автомобильных дорог / Ю.Ю. Исаев, Т.М. Александриди // .— .— Перспектив. технологии упр. в автотрансп. системах : сб. науч. тр. / МАДИ (ГТУ). - М., 2009. - С. 120-125.